Описание
XILINX FPGA Базовая плата развития Xilinx Spartan-3E XC3S250E оценочная плата + XCF02S поддержка вспышки JTAG = Core3S250E
FPGA основная плата, имеет XILINX Spartan-3E чип XC3S250E на плате
Обзор
Core3S250E-это основная плата FPGA, оснащенная устройством XC3S250E, поддерживающим Дополнительное расширение.
Бортовой 1 шт. XCF02S
Интегрированная основная схема FPGA, например, тактовая схема
Встроенная кнопка nCONFIG, кнопка сброса, 4 светодиода
Все порты ввода/вывода доступны на контактных разъемах
Встроенный интерфейс JTAG для отладки/программирования
2,54 мм конструкция с шаговым шагом, подходит для подключения к вашей системе приложений
What's On Board
XC3S250E:Устройство XILINX Spartan-3E FPGA, которое отличается:
Рабочая частота:50 МГц
Операционной Напряжение:1,15 в ~ 3,3 В
Посылка:QFP144
Ввода/вывода:80
LEs:250 K
Оперативная память:216kb
DCMs: 4
Отладки/программирования:Поддержка JTAG
AMS1117-3.3 (с нижней стороны),3,3 V регулятор напряжения
AMS1117-2.5 (с нижней стороны),2,5 V регулятор напряжения
AMS1117-1.2 (с нижней стороны),1,2 V регулятор напряжения
XCF02S (с нижней стороны),Встроенная последовательная флэш-память, для хранения кода Мощность индикатор Светодиоды FPGA инициализации индикатора Кнопка сброса
Nconfig кнопки:Для повторной настройки чипа FPGA, эквивалент power reseting Мощность переключатель 50 м активный кристалл (на нижней стороне) 5 V DC jack
JTAG интерфейс:Для отладки/программирования
FPGA булавки расширитель,VCC, GND и все порты ввода/вывода доступны на разъемах расширения для дальнейшего расширения Светодиодный джемперы Фото
Примечание:
Core3S250E предоставляет интерфейс JTAG, но не интегрирует функцию отладки, требуется отладчик.
Материнская плата и программист/отладчик на фотографиях не включены в цену.
Core3S250E предоставляет интерфейс JTAG, но не интегрирует функцию отладки, требуется отладчик.
Материнская плата и программист/отладчик на фотографиях не включены в цену.
Отладки/программирования Интерфейс
Макетная плата Open3S250E FPGA интегрирует интерфейс JTAG для программирования/отладки.
Названия и описание сигналов JTAG
Pin-код | Название сигнала | Описание продукта: |
---|---|---|
1 | GND | Заземления сигнала |
2 | VCC (многоцел) | Цель блок питания |
3 | GND | Заземления сигнала |
4 | TMS | Джтаг государственного управления машиной |
5 | GND | Заземления сигнала |
6 | TCK | Часы сигнала |
7 | GND | Заземления сигнала |
8 | TDO | Данных от устройства |
9 | GND | Заземления сигнала |
10 | TDI | Данные устройства |
11 | GND | Заземления сигнала |
12 | NC | |
13 | GND | Заземления сигнала |
14 | NC | |
15 | GND | Заземления сигнала |
Джтаг заголовок
Развития ресурсы
Макетная плата Open3S500E FPGA поставляется с компакт-диском с руководством пользователя, включая средства разработки, перечисленные ниже:
Сопутствующее программное обеспечение (Xilinx ISE 12-Поддерживает Winxp/Win7, не поддерживает Win8)Демонстрационный код (Verilog, VHDL)
Схема (PDF)
FPGA документация развития
Посылка содержит
Core3S250E основная плата x 1
Кабель питания от USB-х
Руководство пользователя CD x 1
Характеристики
- Бренд
- Waveshare
- Тип демоплаты
- Рука
- Номер модели
- Core3S250E
- Model Name
- Core3S250E
- Core3S250E
- an FPGA core board
- integrated FPGA basic circuit
- such as clock circuit
- all the I/O ports
- are accessible on the pin headers
- JTAG debugging/programming interface
- Yes, onboard
- header pitch design
- 2.54mm
- Debugging/Programming
- supports JTAG
- supports JTAG
- 50MHz
- Operating Voltage -
- 1.15V~3.3V
- Package
- QFP144